2024年11月12日、Advanced Micro Devices（以下、AMD）はオンライン記者会見を実施。シニアプロダクトマーケティングマネージャーのMike Rather（マイク・レイザー）氏が登壇し、同社が新たに提供するアダプティブ SoC プラットフォーム「Versal Premium Series Gen 2」（以下、Gen2）について説明した。
まず、レイザー氏は、Gen2の主な特徴として「ホスト接続の高速化」「メモリ帯域幅と利用効率の向上」「データセキュリティの強化」の3つを提示した。
1つ目に関しては、「PCIe Gen6」に準拠することで実現できるという。また、「CXL 3.1」も使用しているとのことだ。PCIe Gen6は、「PCIe Gen4」「PCIe Gen5」対応の競合FPGAに比べ、2～4倍のラインレートを提供。CXL 3.1も、PCIe Gen6で動作することにより、同等のレイテンシで「CXL 2.13」を搭載する競合デバイスの2倍の帯域幅に拡大するとしている。
2つ目に関しては、「LPDDR5X」（8533 Mb/s）と「DDR5」（6400Mb/s）を用いるとしている。これにより、「LPDDR5」を搭載する競合デバイスと比べ、最大2.7倍のホスト接続速度を実現するとのことだ。加えて、CXメモリ拡張モジュールを使用することで、LPDDR5Xメモリ単体と比較して、最大2.7倍の総帯域幅が実現できるという。
3つ目に関しては、インテグリティとデータ暗号化に、PCIeのリンクを使うと説明。ハードIPとして「Integrated PCIe Integrity and Data Encryption」（IDE）に対応するFPGAデバイスは、業界初とのことだ。また、ECCと暗号化については、DDRメモリを使うとしている。これにより、ユーザーデータを従来の2倍の速度で暗号化するという。
また、Gen2は、データ集約型の、広帯域のアプリケーションに対応しているとマイク氏。具体的な用途として、以下の4領域での事例を挙げた。
- 航空・宇宙データ領域：SF EW、Radarなどが該当
- 通信分野：6G RAN Acceleration、AIなどが該当
- データセンター：Custom AI Networking、エンタープライズSSDなどが該当
- 試験・測定の市場：「PCIe Gen7」のテスター、カメラセンサーなどが該当
Gen2は、昨年リリースされた「Versal Premium」の能力を土台としながら、CXL 3.1やPCIe Gen6などを搭載。「このアプローチを取ることで、デザインを検証しながらリスクを下げることができている」とレイザー氏は説明した。また、同氏はもうひとつ新たなソリューションとして、「LDPC Decoder」を挙げる。これは、高スループットでエラーを訂正するもの。無線にも対応しているとのことだ。
次に、レイザー氏はGen2のデバイスにおけるツールについて紹介。3つの観点から詳細を説明した。
- コンパイルの時間短縮：新しいP&Rのアルゴリズムを用いるのと同時に、マルチスレッドの機能を有しており、インクリメンタルフローについても評価されている
- デザイン：RTLの支援やトランシーバーのサポートなどを行っている
- QoRと使いやすさ：ツールガイドによってタイミングを取りまとめており、DFXのフローも改善。CPUのブートの時間とPCIeに関しても、セグメント化された構成になっている
なお、これらの機能はすべてのVersalシリーズにおいて利用可能とのことだ。
Gen2は、アーリーアクセスの顧客に対し、初期のドキュメンテーションを2024年11月に提供予定だという。
【関連記事】
・富士通とAMDが協業締結 2027年までにAI・HPC向けコンピューティング基盤提供へ
・デル・テクノロジーズ、AMDとの連携で生成AIソリューションを強化 2024年に提供開始へ
・VMwareがAMDらと協業、コンフィデンシャルコンピューティングアプリ開発を推進へ
