近年DRAMの大容量化／低価格化が進み、主記憶データベースシステムの開発が盛んになっている。しかし、DRAMは大容量化するとアクセス速度が低下する一方、プロセッサ（CPU）の動作速度はどんどん向上している。つまり、本格的な主記憶データベースシステムを構築するには、このメモリとCPU間のアクセスギャップを克服することが必要となる。特にリレーショナルデータベースでは、属性値を飛び飛びにアクセスする演算が主体となるから、CPUに無駄なデータを送り込まないように新しい仕掛けを講じることが重要である。今回は、それをビットマップを用いてメモリコントローラを高機能化することで解決しようという取り組みを紹介してもらう。 （DB Magazine 2007年5月号より転載）
※印刷用ページ表示機能はメンバーのみが利用可能です（登録無料）。
この記事は参考になりましたか？
- 日本のデータベース研究最前線連載記事一覧
- この記事の著者
-
宮崎 純（ミヤザキ ジュン）
奈良先端科学技術大学院大学情報科学研究科助教授。1992年東京工業大学工学部情報工学科卒、1997年北陸先端科学技術大学院大学情報科学研究科博士後期課程修了。博士(情報科学)。2003 年より現職と科学技術振興機構さきがけ個人研究者を兼務し本研究を行なう。
※プロフィールは、執筆時点、または直近の記事の寄稿時点での内容です
この記事は参考になりましたか？
この記事をシェア
